Cisco adalah perusahaan teknologi untuk kebutuhan perusahaan yang berfokus pada jaringan, keamanan, dan infrastruktur digital. Portofolionya mencakup router, switch, transceiver optik, silikon yang dapat diprogram, platform komputasi edge, alat kolaborasi Webex, produk observabilitas, perangkat lunak berkemampuan AI, serta layanan yang dikelola melalui cloud. Cisco melayani perusahaan, penyedia layanan, dan pemerintah dengan mendukung perancangan, pengoperasian, dan pengamanan jaringan serta pusat data berskala besar melalui teknologi, layanan profesional, pelatihan, dan dukungan berkelanjutan.
Pemimpin Senior Desain Digital ASIC, Subsistem CPU dan SoC Kompleks
Pimpin desain digital ASIC dan SoC dari arsitektur dan RTL hingga tapeout dan validasi pascasilikon. Bimbing tim engineering Silicon Photonics dan Client Optics Group yang mengembangkan produk jaringan optik Cisco.
Deskripsi
- Pimpin desain digital dari RTL prasilikon hingga signoff GDS2, pembuatan prototipe FPGA, validasi laboratorium, dan bring-up ATE.
- Rancang arsitektur dan desain blok digital kompleks serta subsistem CPU.
- Koordinasikan tim digital, analog dan sinyal campuran, verifikasi, DFT, desain fisik, firmware, FPGA, CAD, pengemasan, dan validasi pascasilikon.
- Tetapkan arsitektur digital, persyaratan antarmuka, rencana implementasi, dan metodologi desain.
- Pimpin pengembangan blok dan dukung integrasi chip penuh untuk IP berkecepatan tinggi, termasuk ODSP, D2D, SerDes XSR, driver terintegrasi SerDes PAM4 dan TIA, serta fungsi kontrol.
- Bekerja sama dengan tim verifikasi untuk mencapai penutupan fungsional serta meninjau cakupan dan metriknya.
- Siapkan desain untuk implementasi fisik dan dukung bring-up pascasilikon hingga perilisan produksi.
- Berkontribusi pada arsitektur firmware dan verifikasi berbasis firmware.
- Tulis spesifikasi tingkat atas dan tingkat blok untuk datapath berkecepatan tinggi serta bidang kontrol berkecepatan rendah, mencakup pengaturan waktu, anggaran daya, dan pembagian perangkat keras-firmware.
- Simulasikan, verifikasi, dan debug masalah secara mandiri; dukung integrasi dan verifikasi IP SerDes dan DSP.
- Dukung sintesis, penutupan waktu, DFT, desain berdaya rendah, skrip otomatisasi, dan pemrosesan metrik QOR.
Persyaratan
- Gelar sarjana atau magister di bidang teknik elektro, teknik elektronika, atau disiplin terkait; gelar magister sangat diutamakan.
- Pengalaman industri 12–16 tahun dalam desain digital langsung, termasuk FSM dan subsistem CPU, SoC kompleks, serta validasi FPGA.
- Pengalaman kepemimpinan teknis minimal 6 tahun.
- Mengenal SPI, I2C, APB, AXI, atau antarmuka sebanding, serta SerDes berkecepatan tinggi, Ethernet, IP D2D PHY, dan protokol.
- Menguasai alur desain ASIC dan SoC, termasuk pengembangan RTL SystemVerilog, simulasi, lint, CDC/RDC, sintesis, pemeriksaan formal dan ekuivalensi, DFT, serta serah terima implementasi.
- Memahami desain dan pengembangan front-end dengan baik, serta memiliki paparan terhadap alat backend untuk CDC, sintesis, LEC, dan DFT.
- Kemampuan kolaborasi, komunikasi, dan pengorganisasian yang kuat.
- Kemampuan analitis, pemecahan masalah, dan debugging yang kuat.