Cisco היא חברת טכנולוגיה לארגונים המתמקדת ברשתות, באבטחה ובתשתיות דיגיטליות. הפורטפוליו שלה כולל נתבים, מתגים, מקמ״שים אופטיים, שבבי סיליקון ניתנים לתכנות, פלטפורמות מחשוב קצה, כלי שיתוף הפעולה Webex, מוצרי תצפיתיות, תוכנה המשלבת בינה מלאכותית ושירותים מנוהלים בענן. Cisco משרתת ארגונים, ספקי שירותים וממשלות, ותומכת בתכנון, בתפעול ובאבטחה של רשתות ומרכזי נתונים רחבי היקף באמצעות טכנולוגיה, שירותים מקצועיים, הדרכה ותמיכה שוטפת.
מוביל בכיר לתכנון דיגיטלי של ASIC, תתי־מערכות CPU ו־SoC מורכבים
הובלת תכנון דיגיטלי של ASIC ו־SoC, מהארכיטקטורה ו־RTL ועד לייצור ואימות לאחר ייצור הסיליקון. הנחיית צוותי הנדסת פוטוניקה בסיליקון וקבוצת אופטיקה ללקוחות בפיתוח מוצרי תקשורת אופטית של Cisco.
תיאור
- הובלת התכנון הדיגיטלי מ־RTL לפני ייצור הסיליקון ועד לאישור GDS2, אב־טיפוס FPGA, אימות במעבדה והפעלה ראשונית על ציוד ATE.
- תכנון ארכיטקטורה ותכנון של בלוקים דיגיטליים מורכבים ותתי־מערכות CPU.
- תיאום עם צוותי תכנון דיגיטלי, אנלוגי ומשולב אותות, אימות, DFT, תכנון פיזי, קושחה, FPGA, CAD, אריזה ואימות לאחר ייצור הסיליקון.
- קביעת הארכיטקטורה הדיגיטלית, דרישות הממשקים, תוכניות המימוש ומתודולוגיית התכנון.
- הובלת פיתוח בלוקים ותמיכה בשילוב כלל־שבבי של IP מהיר, לרבות ODSP, D2D, SerDes XSR, דרייברים משולבים של SerDes PAM4 ו־TIA, ופונקציות בקרה.
- שיתוף פעולה עם צוותי האימות להשגת סגירה פונקציונלית ולסקירת הכיסוי ומדדיו.
- הכנת התכנונים למימוש פיזי ותמיכה בהפעלה לאחר ייצור הסיליקון עד לשחרור לייצור.
- תרומה לארכיטקטורת הקושחה ולאימות מבוסס קושחה.
- כתיבת מפרטים ברמת המערכת וברמת הבלוק עבור נתיבי נתונים מהירים ומישורי בקרה איטיים, כולל תזמון, תקציבי הספק וחלוקת אחריות בין חומרה לקושחה.
- ביצוע סימולציות, אימות וניפוי תקלות באופן עצמאי; תמיכה בשילוב ובאימות של IP מסוג SerDes ו־DSP.
- תמיכה בסינתזה, בסגירת תזמונים, ב־DFT, בתכנון להספק נמוך, בסקריפטים לאוטומציה ובעיבוד מדדי QOR.
דרישות
- תואר ראשון או שני בהנדסת חשמל, בהנדסת אלקטרוניקה או בתחום קשור; תואר שני מועדף מאוד.
- ניסיון תעשייתי של 12–16 שנים בתכנון דיגיטלי מעשי, כולל FSM ותתי־מערכות CPU, SoC מורכבים ואימות FPGA.
- לפחות 6 שנות ניסיון בהובלה טכנית.
- היכרות עם SPI, I2C, APB, AXI או ממשקים דומים, וכן עם SerDes מהיר, Ethernet, D2D PHY ופרוטוקולים.
- שליטה טובה בתהליכי תכנון ASIC ו־SoC, כולל פיתוח RTL ב־SystemVerilog, סימולציה, בדיקות lint, CDC/RDC, סינתזה, אימות פורמלי ובדיקות שקילות, DFT והעברה למימוש.
- הבנה מבוססת בתכנון ובפיתוח בחזית התהליך, לצד היכרות עם כלי תכנון בחלקו האחורי עבור CDC, סינתזה, LEC ו־DFT.
- יכולות חזקות לשיתוף פעולה, לתקשורת ולארגון.
- יכולות חזקות לניתוח, לפתרון בעיות ולניפוי תקלות.