Cisco er et teknologiselskap for bedriftsmarkedet med fokus på nettverk, sikkerhet og digital infrastruktur. Produktporteføljen omfatter rutere, svitsjer, optiske transceivere, programmerbart silisium, plattformer for edge computing, Webex-samarbeidsverktøy, produkter for observability, AI-aktivert programvare og skybaserte tjenester som administreres i skyen. Cisco betjener virksomheter, tjenesteleverandører og myndigheter ved å støtte utforming, drift og sikring av storskala nettverk og datasentre gjennom teknologi, profesjonelle tjenester, opplæring og løpende brukerstøtte.
Senior leder for digital ASIC-design av CPU-delsystemer og komplekse SoC-er
Led digital ASIC- og SoC-design fra arkitektur og RTL til tapeout og validering etter silisiumproduksjon. Veiled ingeniørteam innen silicon photonics og Client Optics Group som utvikler Ciscos produkter for optiske nettverk.
Beskrivelse
- Led digital design fra RTL før silisiumproduksjon til GDS2-signoff, FPGA-prototyper, laboratorievalidering og ATE-oppstart.
- Utform arkitektur og design for komplekse digitale blokker og CPU-delsystemer.
- Koordiner med team innen digital design, analog og mixed-signal, verifikasjon, DFT, fysisk design, firmware, FPGA, CAD, pakking og validering etter silisiumproduksjon.
- Fastsett digital arkitektur, grensesnittkrav, implementeringsplaner og designmetodikk.
- Led blokkutvikling og støtt integrasjon på fullbrikkenivå av høyhastighets-IP, inkludert ODSP, D2D, SerDes XSR, integrerte SerDes PAM4-drivere og TIA samt kontrollfunksjoner.
- Samarbeid med verifikasjonsteam for å oppnå funksjonell lukking, og gjennomgå dekning og tilhørende måltall.
- Klargjør design for fysisk implementering og støtt oppstart etter silisiumproduksjon fram til produksjonsfrigivelse.
- Bidra til firmwarearkitektur og firmwarebasert verifikasjon.
- Skriv spesifikasjoner på toppnivå og blokknivå for høyhastighetsdatabaner og lavhastighetskontrollplan, med dekning av timing, effektbudsjetter og oppdeling mellom maskinvare og firmware.
- Simuler, verifiser og feilsøk problemer selvstendig; støtt integrasjon og verifikasjon av SerDes- og DSP-IP.
- Støtt syntese, timing closure, DFT, laveffektdesign, automatiseringsskript og behandling av QOR-måltall.
Krav
- Bachelor- eller mastergrad i elektroteknikk, elektronikk eller et beslektet fagområde; mastergrad er sterkt foretrukket.
- 12–16 års bransjeerfaring med praktisk digital design, inkludert FSM og CPU-delsystemer, komplekse SoC-er og FPGA-validering.
- Minst 6 års erfaring med teknisk ledelse.
- Kjennskap til SPI, I2C, APB, AXI eller tilsvarende grensesnitt, samt høyhastighets-SerDes, Ethernet, D2D PHY-IP og protokoller.
- Svært god beherskelse av ASIC- og SoC-designflyter, inkludert utvikling av SystemVerilog RTL, simulering, lint, CDC/RDC, syntese, formell verifikasjon og ekvivalenskontroll, DFT og overlevering til implementering.
- God forståelse av front-end-design og utvikling, samt erfaring med backend-verktøy for CDC, syntese, LEC og DFT.
- Gode evner til samarbeid, kommunikasjon og organisering.
- Gode analytiske evner og ferdigheter innen problemløsning og feilsøking.