
Ingeniero sénior de FPGA – Diseño digital de alta velocidad (híbrido, Suiza)
Helvetic PayrollApoyar la creación de prototipos FPGA, la validación y la puesta en marcha en laboratorio de IP PHY y SerDes. Contribuir al desarrollo de soluciones de conectividad de alta velocidad y reforzar los entornos de ingeniería digital.
Abrir