
Vanem FPGA-insener – kiire digitaalsüsteemide projekteerimine (hübriidtöö, Šveits)
Helvetic PayrollToetad FPGA prototüüpide arendust, valideerimist ning PHY- ja SerDes-IP-de laboris kasutuselevõttu. Aitad arendada kiireid ühenduslahendusi ja tugevdada digitaalse projekteerimise keskkondi.
Ava