
Старши FPGA инженер – високоскоростен цифров дизайн (хибридно, Швейцария)
Helvetic PayrollПодпомагане на FPGA прототипирането, валидацията и лабораторното въвеждане в експлоатация на PHY и SerDes IP решения. Участие в разработването на високоскоростни решения за свързаност и подобряването на средите за цифрово инженерство.
Отвори