
Engenheiro(a) Sênior de FPGA – Design Digital de Alta Velocidade (Híbrido, Suíça)
Helvetic PayrollApoiar a prototipagem, a validação e a preparação em laboratório de IPs PHY e SerDes. Ajudar a desenvolver soluções de conectividade de alta velocidade e fortalecer os ambientes de engenharia digital.
Abrir