
วิศวกร FPGA อาวุโส – การออกแบบดิจิทัลความเร็วสูง (ทำงานแบบไฮบริด, สวิตเซอร์แลนด์)
Helvetic Payrollสนับสนุนการสร้างต้นแบบ FPGA การตรวจสอบความถูกต้อง และการนำ IP PHY กับ SerDes ไปใช้งานในห้องปฏิบัติการ ร่วมพัฒนาโซลูชันการเชื่อมต่อความเร็วสูงและเสริมความแข็งแกร่งให้สภาพแวดล้อมด้านวิศวกรรมดิจิทัล
เปิด