GlobalFoundriesは、プロセス技術、チップ設計支援、開発、ファブサービスを通じて、成長性の高い市場に対応する半導体メーカーです。米国、欧州、アジアに広がる大規模で多様な従業員体制と生産拠点を基盤に、エンジニアリングと製造を一体化しています。求職者にとっては、半導体技術、ハードウェア製造、プロセス開発、先進的なファブ技術に関わるキャリア機会があります。
量子 PDK 設計イネーブルメントエンジニア
GlobalFoundries の半導体ファウンドリ業務向けに、DRC、LVS、PEX ソリューションを開発します。 PDK の自動化と AI/ML を活用した検証ワークフローを推進します。
仕事内容
- DRC、LVS、PEX のルールデッキおよび関連する PDK コンポーネントを作成、コーディング、認定、保守する
- プロセス統合要件、設計ルール、デバイス定義、電気モデルを、本番環境で使用できる物理検証・抽出ソリューションに変換する
- ルールデッキの精度、カバレッジ、性能、拡張性、互換性を評価する回帰テスト手法を構築する
- 複雑な DRC、LVS、PEX の問題を調査し、根本原因を特定し、部門横断チームと不整合を解決する
- プロセス技術、設計ルール、コンパクトモデル、信頼性、回路設計、レイアウト、EDA の各チームと連携する
- ルール生成、テスト生成、カバレッジ分析、エラー分類、異常検出、デバッグ、継続的な PDK 検証のための自動化および AI/ML 支援手法を開発する
- 精度、実行時間、メモリ効率、拡張性、使いやすさ、本番展開に向けて物理検証・抽出フローを改善する
- 認定、回帰テスト、文書化、変更管理、顧客の意見を反映した改善を通じて、PDK の品質管理とリリース準備を主導する
- 安全に業務を遂行し、環境・衛生・安全・セキュリティプログラムに貢献する
- 必要に応じて追加のプロジェクトや業務を担当する
応募要件
- 電気工学、コンピュータ工学、マイクロエレクトロニクス、コンピュータサイエンス、応用物理学、または関連する技術分野の学士号
- 半導体 PDK 開発、物理検証、EDA、IC 物理設計、寄生抽出、または関連分野での実務経験。必要な年数は該当する GF のキャリアレベルによって決まる
- DRC および／または LVS ルールの開発、コーディング、デバッグ、認定の経験
- 寄生抵抗・容量抽出、配線モデリング、レイアウト依存効果、およびそれらが回路性能に与える影響に関する知識
- CMOS プロセス技術、半導体デバイス、レイアウトルール、配線構造、設計と製造の関係に関する実務知識
- 標準的な物理検証および／または抽出環境と、ルールデッキ開発手法の経験
- Python、Tcl、Perl、シェルスクリプト、または同等のプログラミング・スクリプト言語の使用経験
- 複雑な技術課題を診断し、体系的な根本原因分析を適用し、得られた知見を持続的なエンジニアリングソリューションに変換する能力
- 英語の読み書きおよび会話に堪能であること
- 関連分野の修士号または博士号があれば尚可
- 本番用 PDK DRC、LVS、PEX ルールデッキの作成・リリース経験があれば尚可
- Siemens Calibre、Synopsys IC Validator、Cadence Pegasus/PVS、または同等ツールの使用経験があれば尚可
- PEX テクノロジーファイル、RC 抽出フロー、プロセスコーナーモデル、シリコンとモデルの相関分析の開発経験があれば尚可
- 自動回帰環境、ルールカバレッジ指標、テスト構造、または PDK 認定手法の構築経験があれば尚可
- 半導体設計イネーブルメントに AI/ML、生成 AI、またはデータ駆動型手法を適用した経験があれば尚可
- プロセス統合、設計ルール、OPC/リソグラフィ、デバイスモデリング、信頼性、抽出、回路設計の相互関係を理解していれば尚可
- EDA サプライヤーおよび社内外の設計チームと直接協業した経験があれば尚可
- 優れた文書および口頭でのコミュニケーション能力があれば尚可
- 優れた計画力および組織力があれば尚可
福利厚生
- 最大 10% の出張が必要となる場合があります
- 雇用主は均等な雇用機会を提供します
- 雇用手続き中は合理的配慮を受けることができます
