GlobalFoundries是一家半導體製造商，透過製程技術、晶片設計支援、開發及晶圓製造服務，服務於高成長市場。公司的業務結合工程技術與製造能力，並依託遍布美國、歐洲及亞洲的大型多元化員工團隊與生產布局。對求職者而言，GlobalFoundries提供與半導體技術、硬體製造、製程開發及先進晶圓製造相關的職涯機會。
量子 PDK 設計賦能工程師
為 GlobalFoundries 半導體晶圓代工營運開發 DRC、LVS 與 PEX 解決方案。 推進 PDK 自動化以及 AI/ML 輔助的驗證工作流程。
說明
- 建立、撰寫、驗證並維護 DRC、LVS 與 PEX 規則檔及相關 PDK 元件
- 將製程整合需求、設計規則、元件定義與電氣模型轉換為可用於生產的實體驗證與寄生參數擷取解決方案
- 建立回歸測試方法，評估規則檔的準確性、涵蓋率、效能、可擴充性與相容性
- 調查複雜的 DRC、LVS 與 PEX 問題，找出根本原因，並與跨職能團隊解決差異
- 與製程技術、設計規則、緊湊模型、可靠度、電路設計、佈局及 EDA 團隊合作
- 建立用於規則產生、測試產生、涵蓋率分析、錯誤分類、異常偵測、除錯及持續 PDK 驗證的自動化與 AI/ML 輔助方法
- 改善實體驗證與寄生參數擷取流程的準確性、執行時間、記憶體效率、可擴充性、易用性與生產部署能力
- 透過驗證、回歸測試、文件編製、變更管理及依據客戶回饋進行的改善，主導 PDK 品質與發布準備工作
- 安全執行工作，並參與環境、健康、安全與保全計畫
- 依需求承擔其他專案與任務
職位要求
- 電子工程、電腦工程、微電子、電腦科學、應用物理或相關技術領域學士學位
- 具備半導體 PDK 開發、實體驗證、EDA、IC 實體設計、寄生參數擷取或相關領域經驗，所需年資依適用的 GF 職涯級別而定
- 具備開發、撰寫程式、除錯或驗證 DRC 及／或 LVS 規則的經驗
- 了解寄生電阻與電容擷取、互連建模、佈局相關效應及其對電路效能的影響
- 具備 CMOS 製程技術、半導體元件、佈局規則、互連結構及設計與製造關係的實務知識
- 具備使用標準實體驗證及／或擷取環境與規則檔開發方法的經驗
- 具備使用 Python、Tcl、Perl、Shell 指令碼或同類程式設計與指令碼語言的經驗
- 能診斷複雜技術問題，運用結構化根因分析，並將發現轉化為持久的工程解決方案
- 具備流利的英語書寫與口語能力
- 具備相關領域碩士或博士學位者優先
- 具備建立並發布生產級 PDK DRC、LVS 及／或 PEX 規則檔的經驗者優先
- 具備 Siemens Calibre、Synopsys IC Validator、Cadence Pegasus/PVS 或同類工具經驗者優先
- 具備開發 PEX 技術檔、RC 擷取流程、製程角模型及晶圓與模型相關性分析經驗者優先
- 具備建立自動化回歸環境、規則涵蓋率指標、測試結構或 PDK 驗證方法經驗者優先
- 具備將 AI/ML、生成式 AI 或資料驅動方法應用於半導體設計賦能的經驗者優先
- 了解製程整合、設計規則、OPC/微影、元件建模、可靠度、擷取及電路設計之間關係者優先
- 具備直接與 EDA 供應商及內部或外部設計團隊合作經驗者優先
- 具備優良書面與口頭溝通能力者優先
- 具備優良規劃與組織能力者優先
福利待遇
- 可能需要出差，比例最高為 10%
- 雇主提供平等就業機會
- 就業流程中可提供合理便利
