資深射頻積體電路設計工程師（CMOS 射頻與類比）
為蜂巢式物聯網晶片組設計 CMOS 射頻與類比電路區塊。 從電晶體層級構想一路推進至矽晶驗證與量產爬坡。
說明
- 設計並模擬射頻與類比電路區塊，包括低雜訊放大器、功率放大器、混頻器及類比濾波器。
- 協助進行實驗室量測與矽晶除錯，以驗證並改善設計。
- 參與系統分析與架構討論。
- 制定電路區塊與系統規格，並在射頻訊號鏈中分配效能預算。
- 協助進行佈局規劃與實體驗證。
- 從解讀系統需求、選擇拓撲，到電晶體層級實作、佈局指導、驗證及量產爬坡，主導設計全流程。
- 與系統、佈局、後端及驗證團隊合作。
- 評估模擬結果、協調效能預算、分析佈局寄生效應，並在實驗室調查矽晶表現。
職位要求
- 電機工程相關科系學士或更高學歷。
- 深入了解 CMOS 射頻與類比設計並具備實務經驗，至少熟悉以下一個領域：低雜訊放大器、功率放大器、混頻器、射頻放大器或壓控振盪器。
- 深入了解射頻積體電路與類比設計方法及工作流程。
- 具備電晶體層級設計與模擬能力，並曾將電路區塊從概念推進至矽晶實現。
- 熟練使用 Cadence Virtuoso 與 SpectreRF。
- 具備使用電磁模擬工具的經驗。
- 熟悉佈局、寄生參數擷取及實體驗證。
- 具備使用射頻量測設備進行實驗室操作、矽晶驗證與除錯的實務經驗。
- 了解射頻訊號鏈、效能瓶頸及設計取捨。
- 具備解讀系統層級規格並在射頻訊號鏈中分配效能裕度的經驗。
- 熟練使用其他 EDA 工具。
- 具備優秀的分析、問題解決、溝通與協作能力，並能主動承擔專案責任。
- 能在步調快速的環境中獨立工作，並適應新的挑戰。
福利待遇
- 組織層級扁平，鼓勵工程師與主管之間開放交流。
- 資深團隊成員會積極指導資歷較淺的同事。
