GlobalFoundries는 공정 기술, 칩 설계 지원, 개발 및 웨이퍼 제조 서비스를 통해 성장성이 높은 시장에 대응하는 반도체 제조업체입니다. 미국, 유럽, 아시아 전역에 걸친 대규모의 다양한 인력과 생산 거점을 바탕으로 엔지니어링과 제조 역량을 결합하고 있습니다. 구직자에게는 반도체 기술, 하드웨어 제조, 공정 개발 및 첨단 웨이퍼 제조와 관련된 직무 기회를 제공합니다.
GlobalFoundries 양자 PDK 설계 지원 엔지니어
GlobalFoundries 반도체 공정을 위한 DRC, LVS, PEX 규칙 덱과 PDK 구성 요소를 개발하고 유지 관리합니다. 검증 자동화, 추출 성능, 고객 설계를 위한 AI/ML 지원 인증을 개선합니다.
설명
- 관련 PDK 구성 요소와 함께 DRC, LVS, PEX 규칙 덱을 생성, 코딩, 인증 및 유지 관리
- 공정 통합 요구 사항, 설계 규칙, 소자 정의 및 전기 모델을 물리적 검증 및 추출 솔루션으로 변환
- 규칙 덱의 정확성, 적용 범위, 성능, 확장성 및 호환성을 측정하는 회귀 테스트 방법 구축
- DRC, LVS 및 PEX 문제를 조사하고, 오류를 디버깅하며 근본 원인 파악
- 공정, 모델링, 설계, EDA, 신뢰성, 회로 설계, 레이아웃 및 기타 기술 팀과 협업
- 규칙 및 테스트 생성, 적용 범위 분석, 오류 분류, 이상 탐지, 디버깅 및 지속적인 PDK 검증을 위한 자동화 및 AI/ML 지원 방법 개발
- 정확도, 실행 시간, 메모리 효율성, 확장성, 사용 편의성 및 양산 배포를 개선하도록 물리적 검증 및 추출 플로 개선
- 회귀 테스트, 문서화, 변경 관리 및 지속적인 개선을 통해 PDK 인증과 릴리스 준비 주도
- 환경, 보건, 안전 및 보안 요구 사항을 지원하면서 안전하게 업무 수행
- 필요에 따라 추가 프로젝트와 업무 담당
지원 자격
- 전기공학, 컴퓨터공학, 마이크로전자공학, 컴퓨터과학, 응용물리학 또는 관련 기술 분야의 학사 학위
- 반도체 PDK 개발, 물리적 검증, EDA, IC 물리 설계, 기생 성분 추출 또는 관련 분야의 경험. 요구되는 경력은 해당 GF 직급에 따라 결정됨
- DRC 및/또는 LVS 규칙을 개발, 코딩, 디버깅 또는 인증한 실무 경험
- 기생 저항 및 커패시턴스 추출, 인터커넥트 모델링, 레이아웃 종속 효과 및 회로 성능에 미치는 영향에 대한 이해
- CMOS 기술, 반도체 소자, 레이아웃 규칙, 인터커넥트 구조 및 설계와 제조 간 관계에 대한 실무 지식
- 표준 물리적 검증 또는 추출 플랫폼 및 규칙 덱 개발 관행을 사용한 경험
- Python, Tcl, Perl, 셸 스크립팅 또는 이에 준하는 프로그래밍 언어 숙련도
- 체계적인 근본 원인 분석을 통해 복잡한 기술 문제를 진단하는 능력
- 최대 10%까지 출장 가능
- 영어 서면 및 구두 의사소통 능력
- 석사 또는 박사 학위 우대
- Siemens Calibre, Synopsys IC Validator, Cadence Pegasus/PVS 또는 동급 도구 사용 경험 우대
- PEX 기술 파일 개발, RC 추출, 공정 코너 모델링 및 모델과 실리콘 결과 간 상관 분석 경험 우대
- 자동화 회귀 시스템, 규칙 적용 범위 지표, 테스트 구조 또는 PDK 인증 경험 우대
- AI/ML, 생성형 AI 또는 데이터 기반 방법을 반도체 설계 지원에 적용한 경험 우대
- 공정 통합, 설계 규칙, OPC/리소그래피, 소자 모델링, 신뢰성, 추출 및 회로 설계 간 관계에 대한 이해 우대
- EDA 공급업체 및 설계 팀과 협업한 경험 우대
- 일반적인 경력 배경: 학사 학위 소지자는 4~5년, 석사 학위 소지자는 2~4년, 박사 학위 소지자는 1~2년의 경력