GlobalFoundries es un fabricante de semiconductores que presta servicios a mercados de alto crecimiento mediante tecnología de procesos, apoyo al diseño de chips, desarrollo y fabricación. Su trabajo combina ingeniería y producción en una plantilla amplia y diversa, con centros de producción distribuidos por Estados Unidos, Europa y Asia. Para quienes buscan empleo, GlobalFoundries ofrece oportunidades relacionadas con la tecnología de semiconductores, la fabricación de hardware, el desarrollo de procesos y la fabricación avanzada.
Ingeniero de habilitación de diseño de PDK cuánticos en GlobalFoundries
Desarrolla y mantiene conjuntos de reglas DRC, LVS y PEX y componentes de PDK para los procesos de semiconductores de GlobalFoundries. Mejora la automatización de verificación, el rendimiento de extracción y la calificación asistida por IA/ML de diseños de clientes.
Estados Unidos
Nueva York85.000 $ – 146.000 $ / año
PresencialTiempo completoJuniorIdioma Obligatorio: inglésDiseñadorDescripción
- Crear, programar, calificar y mantener conjuntos de reglas DRC, LVS y PEX junto con los componentes de PDK relacionados
- Convertir los requisitos de integración de procesos, las reglas de diseño, las definiciones de dispositivos y los modelos eléctricos en soluciones de verificación física y extracción
- Desarrollar métodos de regresión y pruebas que midan la corrección, cobertura, rendimiento, escalabilidad y compatibilidad de los conjuntos de reglas
- Investigar problemas de DRC, LVS y PEX, depurar fallos y determinar sus causas fundamentales
- Colaborar con equipos técnicos de procesos, modelado, diseño, EDA, fiabilidad, diseño de circuitos, layout y otros
- Crear métodos de automatización y asistidos por IA/ML para la generación de reglas y pruebas, el análisis de cobertura, la clasificación de errores, la detección de anomalías, la depuración y la verificación continua de PDK
- Mejorar los flujos de verificación física y extracción en cuanto a precisión, tiempo de ejecución, eficiencia de memoria, escalabilidad, facilidad de uso y despliegue en producción
- Liderar la calificación del PDK y la preparación de lanzamientos mediante pruebas de regresión, documentación, control de cambios y mejora continua
- Trabajar de forma segura apoyando los requisitos ambientales, de salud, seguridad y protección
- Asumir proyectos y tareas adicionales según sea necesario
Requisitos
- Título universitario en ingeniería eléctrica, ingeniería informática, microelectrónica, informática, física aplicada o una disciplina técnica relacionada
- Experiencia relevante en desarrollo de PDK para semiconductores, verificación física, EDA, diseño físico de circuitos integrados, extracción de parásitos o un área relacionada, según las expectativas de experiencia del nivel profesional aplicable en GF
- Experiencia práctica desarrollando, programando, depurando o calificando reglas de DRC y/o LVS
- Conocimientos de extracción de resistencia y capacitancia parásitas, modelado de interconexiones, efectos dependientes del layout y su impacto en el rendimiento de los circuitos
- Conocimientos prácticos de tecnologías CMOS, dispositivos semiconductores, reglas de layout, estructuras de interconexión y relaciones entre diseño y fabricación
- Experiencia con plataformas estándar de verificación física o extracción y prácticas de desarrollo de conjuntos de reglas
- Dominio de Python, Tcl, Perl, scripting de shell o un lenguaje de programación equivalente
- Capacidad para diagnosticar problemas técnicos complejos mediante un análisis estructurado de causas fundamentales
- Disponibilidad para viajar hasta un 10%
- Inglés fluido, escrito y hablado
- Se prefiere título de máster o doctorado
- Se prefiere experiencia con Siemens Calibre, Synopsys IC Validator, Cadence Pegasus/PVS u otras herramientas comparables
- Se prefiere experiencia desarrollando archivos tecnológicos de PEX, realizando extracción RC, modelando esquinas de proceso y correlacionando modelos con silicio
- Se prefiere experiencia con sistemas de regresión automatizados, métricas de cobertura de reglas, estructuras de prueba o calificación de PDK
- Se prefiere experiencia aplicando IA/ML, IA generativa o métodos basados en datos al diseño de semiconductores
- Se prefiere comprender las relaciones entre integración de procesos, reglas de diseño, OPC/litografía, modelado de dispositivos, fiabilidad, extracción y diseño de circuitos
- Se prefiere experiencia trabajando con proveedores de EDA y equipos de diseño
- Experiencia habitual: licenciatura con 4–5 años de experiencia, máster con 2–4 años o doctorado con 1–2 años