GlobalFoundries adalah produsen semikonduktor yang melayani pasar-pasar dengan pertumbuhan tinggi melalui teknologi proses, dukungan desain chip, pengembangan, dan layanan fabrikasi. Kegiatannya memadukan rekayasa dan manufaktur dengan melibatkan tenaga kerja serta jejak produksi yang besar dan beragam di Amerika Serikat, Eropa, dan Asia. Bagi pencari kerja, GlobalFoundries menawarkan peluang yang berkaitan dengan teknologi semikonduktor, manufaktur perangkat keras, pengembangan proses, dan fabrikasi canggih.
Insinyur Pemberdayaan Desain PDK Kuantum di GlobalFoundries
Mengembangkan dan memelihara deck aturan DRC, LVS, dan PEX serta komponen PDK untuk proses semikonduktor GlobalFoundries. Meningkatkan otomatisasi verifikasi, kinerja ekstraksi, serta kualifikasi berbantuan AI/ML untuk desain pelanggan.
Amerika Serikat
New York$85.000 – $146.000 / tahun
Di lokasiPenuh waktuJuniorBahasa Wajib: InggrisDesainerDeskripsi
- Membuat, memprogram, mengualifikasi, dan memelihara deck aturan DRC, LVS, dan PEX beserta komponen PDK terkait
- Mengubah persyaratan integrasi proses, aturan desain, definisi perangkat, dan model elektris menjadi solusi verifikasi fisik dan ekstraksi
- Membangun metode regresi dan pengujian untuk mengukur kebenaran deck aturan, cakupan, kinerja, skalabilitas, dan kompatibilitas
- Menyelidiki masalah DRC, LVS, dan PEX, men-debug kegagalan, serta menentukan akar penyebabnya
- Berkolaborasi dengan tim proses, pemodelan, desain, EDA, keandalan, desain sirkuit, tata letak, dan tim teknis lainnya
- Membuat metode otomatisasi dan berbantuan AI/ML untuk pembuatan aturan dan pengujian, analisis cakupan, klasifikasi kesalahan, deteksi anomali, debugging, dan verifikasi PDK berkelanjutan
- Meningkatkan alur verifikasi fisik dan ekstraksi dalam hal akurasi, waktu eksekusi, efisiensi memori, skalabilitas, kemudahan penggunaan, dan penerapan produksi
- Memimpin kualifikasi PDK dan kesiapan rilis melalui pengujian regresi, dokumentasi, pengendalian perubahan, dan peningkatan berkelanjutan
- Bekerja dengan aman sambil mendukung persyaratan Lingkungan, Kesehatan, Keselamatan, dan Keamanan
- Menangani proyek dan penugasan tambahan sesuai kebutuhan
Persyaratan
- Gelar sarjana di bidang teknik elektro, teknik komputer, mikroelektronika, ilmu komputer, fisika terapan, atau disiplin teknis terkait
- Pengalaman relevan dalam pengembangan PDK semikonduktor, verifikasi fisik, EDA, desain fisik IC, ekstraksi parasitik, atau bidang terkait, dengan ekspektasi pengalaman berdasarkan tingkat karier GF yang berlaku
- Pengalaman langsung mengembangkan, memprogram, men-debug, atau mengualifikasi aturan DRC dan/atau LVS
- Memahami ekstraksi resistansi dan kapasitansi parasitik, pemodelan interkoneksi, efek yang bergantung pada tata letak, serta dampaknya terhadap kinerja sirkuit
- Pengetahuan kerja tentang teknologi CMOS, perangkat semikonduktor, aturan tata letak, struktur interkoneksi, dan hubungan desain dengan manufaktur
- Pengalaman menggunakan platform verifikasi fisik atau ekstraksi standar serta praktik pengembangan deck aturan
- Menguasai Python, Tcl, Perl, skrip shell, atau bahasa pemrograman yang setara
- Mampu mendiagnosis masalah teknis kompleks menggunakan analisis akar penyebab yang terstruktur
- Bersedia melakukan perjalanan hingga 10%
- Fasih berbahasa Inggris secara lisan dan tulisan
- Gelar magister atau PhD lebih disukai
- Pengalaman menggunakan Siemens Calibre, Synopsys IC Validator, Cadence Pegasus/PVS, atau alat sebanding lebih disukai
- Pengalaman mengembangkan file teknologi PEX, melakukan ekstraksi RC, memodelkan sudut proses, dan mengorelasikan model dengan silikon lebih disukai
- Pengalaman dengan sistem regresi otomatis, metrik cakupan aturan, struktur pengujian, atau kualifikasi PDK lebih disukai
- Pengalaman menerapkan AI/ML, AI generatif, atau metode berbasis data pada pemberdayaan desain semikonduktor lebih disukai
- Memahami hubungan antara integrasi proses, aturan desain, OPC/litografi, pemodelan perangkat, keandalan, ekstraksi, dan desain sirkuit lebih disukai
- Pengalaman bekerja dengan vendor EDA dan tim desain lebih disukai
- Latar belakang umum: BS dengan pengalaman 4–5 tahun, MS dengan pengalaman 2–4 tahun, atau PhD dengan pengalaman 1–2 tahun