高級ASIC DFT工程師 - 奧斯汀,混合辦公
為Cisco Silicon One網路晶片開發DFT邏輯、測試架構與驗證流程。與RTL、驗證、實體設計及跨職能團隊合作。
說明
- 加入Silicon One開發組織,擔任ASIC DFT工程師
- 與前端RTL、設計驗證、後端實體設計及跨職能團隊合作
- 解讀晶片架構,並在設計週期早期建立DFT需求
- 實作適用於ATE、系統內測試、除錯與診斷的硬體DFT功能
- 建立DFT IP,並透過協同RTL開發整合全晶片可測試性功能
- 支援實作流程與流片後流程中的測試邏輯整合及驗證
- 透過實作流程與流片後驗證推進DFT及品質流程
- 支援實體設計簽核活動
- 為新的矽裝置模型、裸晶片及堆疊晶片制定可重複使用的測試與除錯策略
- 在有限指導下制定解決方案並排查問題
職位要求
- 電機工程或電腦工程學士或碩士學位
- 七年以上工作經驗
- 具備目前DFT、測試及矽工程實務經驗
- 具備JTAG協定以及Scan和BIST架構經驗,包括記憶體BIST和邊界掃描
- 具備ATPG和EDA工具經驗,包括TestMax、Tetramax、Tessent和PrimeTime
- 具備使用VCS或其他模擬器進行閘級模擬與除錯的經驗
- 具備流片後驗證與除錯經驗
- 能夠處理ATE測試向量和P1687
- 能夠在有限指導下制定解決方案並進行除錯
- 具備Verilog設計經驗,包括自訂DFT邏輯和IP整合
- 熟悉功能驗證
- 具備涵蓋測試架構、方法論和基礎設施的DFT CAD開發經驗
- 具備測試靜態時序分析經驗
- 具備使用DFT測試向量進行量產後矽驗證的經驗
- 具備SystemVerilog邏輯等價性檢查和測試時序驗證技能
福利待遇
- 醫療、牙科及視力保險
- 包含Cisco配對提撥的401(k)計畫
- 帶薪育嬰假
- 短期及長期失能保險
- 基本人壽保險
- 可能提供Cisco限制型股票單位獎勵
- 每個完整日曆年度十天帶薪假日
- 非免除職員一天浮動假日
- 帶薪生日假
- 帶薪年終假期停工
- 四天帶薪個人健康假
- 非免除職員十六天帶薪休假
- 免除職員彈性休假計畫
- 到職時及之後每年1月1日提供80小時病假
- 最多可結轉80小時未使用病假
- 因重大或緊急家庭問題額外提供帶薪休假
- 每個完整日曆年度可選擇十天帶薪志工假
- 非銷售職位年度獎金,須遵循Cisco政策
