시니어 ASIC DFT 엔지니어 - 오스틴, 하이브리드 근무
Cisco Silicon One 네트워킹 칩을 위한 DFT 로직, 테스트 아키텍처 및 검증 플로를 개발합니다. RTL, 검증, 물리 설계 및 여러 기능 조직의 팀과 협업합니다.
설명
- Silicon One 개발 조직에 ASIC DFT 엔지니어로 합류
- 프런트엔드 RTL, 설계 검증, 백엔드 물리 설계 및 여러 기능 조직의 팀과 협업
- 칩 아키텍처를 해석하고 설계 주기 초기에 DFT 요구사항 수립
- ATE, 시스템 내 테스트, 디버깅 및 진단을 위한 하드웨어 DFT 기능 구현
- DFT IP를 개발하고 RTL 공동 개발을 통해 전체 칩 테스트 용이성 기능 통합
- 구현 및 포스트실리콘 플로 전반에서 테스트 로직 통합과 검증 지원
- 구현 및 포스트실리콘 검증을 통해 DFT 및 품질 프로세스 개선
- 물리 설계 사인오프 활동 지원
- 새로운 실리콘 디바이스 모델, 베어 다이 및 적층 다이를 위한 재사용 가능한 테스트 및 디버그 전략 개발
- 제한적인 멘토링 아래 솔루션을 개발하고 문제를 해결
지원 자격
- 전기공학 또는 컴퓨터공학 학사 또는 석사 학위
- 7년 이상의 경력
- 최신 DFT, 테스트 및 실리콘 엔지니어링 실무 경험
- 메모리 BIST와 경계 스캔을 포함한 JTAG 프로토콜 및 Scan/BIST 아키텍처 경험
- TestMax, Tetramax, Tessent 및 PrimeTime을 포함한 ATPG 및 EDA 도구 경험
- VCS 또는 기타 시뮬레이터를 사용한 게이트 수준 시뮬레이션 및 디버깅 경험
- 포스트실리콘 검증 및 디버깅 경험
- ATE 패턴 및 P1687 작업 능력
- 제한적인 멘토링 아래 솔루션을 개발하고 디버깅하는 능력
- 커스텀 DFT 로직 및 IP 통합을 포함한 Verilog 설계 경험
- 기능 검증에 대한 이해
- 테스트 아키텍처, 방법론 및 인프라 전반의 DFT CAD 개발 경험
- 테스트 정적 타이밍 분석 경험
- DFT 패턴을 사용한 양산 후 실리콘 검증 경험
- SystemVerilog 논리 등가성 검사 및 테스트 타이밍 검증 역량
복리후생
- 의료, 치과 및 안과 보험
- Cisco 매칭 기여금이 포함된 401(k) 플랜
- 유급 육아휴가
- 단기 및 장기 장애 보장
- 기본 생명보험
- Cisco 제한 주식 단위 보상이 제공될 수 있음
- 완전한 역년마다 유급 공휴일 10일
- 비면제 직원 대상 플로팅 휴일 1일
- 유급 생일 휴가
- 유급 연말 휴업
- 유급 개인 웰니스 휴가 4일
- 비면제 직원 대상 유급 휴가 16일
- 면제 직원 대상 유연 휴가 제도
- 입사 시 및 이후 매년 1월 1일에 병가 80시간 제공
- 사용하지 않은 병가를 최대 80시간까지 이월 가능
- 중대하거나 긴급한 가족 문제에 대한 추가 유급 휴가
- 완전한 역년마다 선택 가능한 유급 자원봉사 휴가 10일
- 비영업직 대상 연간 보너스(Cisco 정책에 따름)
