NVIDIA 致力于开发加速计算和人工智能技术，广泛应用于游戏、数据中心、云计算、医疗保健、制造、汽车和机器人等领域。其业务涵盖图形处理器、人工智能平台、仿真技术及面向行业的解决方案，包括支持协作式 3D 工作流程的 NVIDIA Omniverse、用于自动驾驶汽车开发的 NVIDIA DRIVE，以及面向医疗应用的 NVIDIA Clara。公司汇聚了众多技术团队，专注于构建支持先进计算、仿真和人工智能驱动分析的基础设施与软件。
NVIDIA 高级电路时序工程师（加州远程）
设计用于硬件安全、自适应时钟和电源管理的 NVIDIA 处理器电路。 负责时序签核和晶体管级分析，并将 AI/ML 方法应用于芯片设计。
描述
- 使用深亚微米技术参与处理器设计
- 设计用于硬件安全、自适应时钟和电源管理的电路
- 负责数字、半定制和模拟混合信号电路宏模块的时序分析与签核
- 使用 Nanotime、PrimeTime、Tempus 和 SPICE 仿真工具验证时序
- 与各团队协作，提升下一代产品的功耗、性能、面积和可靠性
- 为定制宏模块设计创建时序模型和方法
- 设计晶体管级电路并进行时序分析、录入原理图和交付版图
- 将 AI/ML 技术应用于设计流程和方法
- 与 PD、DFX、Clocks 等团队协调时序签核策略、约束、功耗与时序收敛、DFT 及时序 ECO
任职要求
- 优先考虑电气工程或计算机工程学士或硕士学位，或具备同等经验
- 硕士学位者至少有 6 年数字电路设计经验，学士学位者至少有 8 年相关经验
- 深入了解深亚微米工艺问题和数字电路设计技术
- 精通行业标准 STA 工具，包括 Nanotime、PrimeTime、Tempus 及其他时序分析工具
- 具备运行 SPICE 仿真、EM/IR 分析、静态时序分析和时序收敛的实践经验
- 具备生成和管理时序约束的经验
- 能够分析并通过 ECO 修复时序路径，包括串扰和毛刺噪声问题
- 扎实理解提取时序模型以及在 PrimeTime 中使用 .libs
- 了解多 GHz 深亚微米技术中的工艺变化建模和设计收敛
- 在整个芯片设计流程中具备端到端负责和动手实践经验，从微架构和 RTL 到后端执行，涵盖定制与半定制电路设计、综合、自动布局布线、STA 和 PVerf
- 具备表征和调试硅后设计的能力
- 能够独立推动复杂功能从初始概念到流片和验证
- 了解 AMS 设计或 IP 中数字逻辑和宏模块的时序收敛策略
福利待遇
- 股权薪酬
- 福利