Marvell Technology razvija polprevodniške in infrastrukturne rešitve za potrošniške in poslovne aplikacije. Njen portfelj zajema žično in brezžično povezljivost, shranjevanje podatkov, oblačno infrastrukturo ter tehnologije interneta stvari, pri čemer ekipe tesno sodelujejo s partnerji in izdelke prilagajajo spreminjajočim se tehničnim in poslovnim zahtevam. Zaposlovalni kontekst podjetja temelji na napredni proizvodnji polprevodnikov, infrastrukturnem inženirstvu, svetovanju in poslovnih tehnologijah.
Pripravnik za načrtovanje digitalnih integriranih vezij (magisterij) – Marvell, Santa Clara, delo na lokaciji
Pridružite se ekipi Marvell v Santa Clari ter razvijajte in preverjajte RTL bloke za polprevodnike za oblak, umetno inteligenco, shranjevanje in omrežne tehnologije. Pripravništvo vključuje sintezo, analizo časovnega poteka in porabe energije ter sodelovanje znotraj organizacije za načrtovanje čipov.
Opis
- Prispevati k projektom načrtovanja in izvedbe digitalnih čipov
- Razvijati in preverjati visokozmogljive RTL bloke
- Uporabljati specifikacije digitalnega načrtovanja za naprave z visokohitrostno povezljivostjo in čipe naslednje generacije
- Izvajati sintezo, statično analizo časovnega poteka, potrditev časovnega poteka in analizo porabe energije
- Odpravljati težave pri načrtovanju in preverjati funkcionalno pravilnost
- Ocenjevati in uvajati nove tehnike načrtovanja ter razvojne tokove
- Raziskovati nove metodologije, ki izboljšujejo kakovost, učinkovitost in produktivnost načrtovanja
- Sodelovati z ekipami za arhitekturo, preverjanje načrtov in fizično načrtovanje
- Reševati zahtevne inženirske probleme ter prispevati k izdelkom podatkovne infrastrukture
Zahteve
- Biti vpisani v magistrski študijski program elektrotehnike, računalniškega inženirstva ali sorodne discipline
- Predvidoma diplomirati med jesenjo 2027 in poletjem 2028
- Imeti opravljene predmete s področij, kot so načrtovanje vezij, teorija vezij, digitalna logika, statična analiza časovnega poteka, računalniška arhitektura, Verilog, VLSI, digitalna obdelava signalov, načrtovanje SoC/ASIC ali elektronika
- Dokazati znanje programskih in skriptnih jezikov, vključno s Pythonom, Perlom ali Tclom
- Imeti izkušnje z orodji Synopsys PrimeTime, Cadence Virtuoso in Spectre X ter orodji Mentor
- Imeti praktične izkušnje z načrtovanjem RTL in razumeti njegovo vlogo v širšem procesu načrtovanja ASIC
- Dokazati močne analitične, komunikacijske in sposobnosti reševanja problemov
- Imeti pravico do dostopa do informacij, za katere velja izvozni nadzor v skladu z veljavno zakonodajo ZDA; pri nekaterih kandidatih je lahko potreben pregled za izvozno dovoljenje
Ugodnosti
- Zdravstveno, zobozdravstveno in očesno zavarovanje
- Ugodnosti in popusti za zaposlene
- Celoviti viri za podporo duševnemu zdravju
- Plačani prazniki
- Možno dodatno nadomestilo za pripravnike, ki opravljajo doktorski študij