Marvell Technology vyvíjí polovodičová řešení a infrastrukturní technologie pro spotřebitelské i podnikové aplikace. Portfolio společnosti zahrnuje kabelové i bezdrátové připojení, úložiště, cloudovou infrastrukturu a technologie internetu věcí. Týmy úzce spolupracují s partnery a přizpůsobují produkty měnícím se technickým a obchodním požadavkům. Kontext náboru souvisí s pokročilou výrobou polovodičů, infrastrukturním inženýrstvím, poradenstvím a podnikovými technologiemi.
Stážista pro návrh digitálních integrovaných obvodů (magisterské studium) — Marvell, Santa Clara, práce na pracovišti
Připojte se k týmu Marvell v Santa Claře a podílejte se na vývoji a verifikaci RTL bloků pro polovodiče používané v cloudu, umělé inteligenci, úložištích a síťových technologiích. Stáž zahrnuje syntézu, analýzu časování a spotřeby energie i spolupráci napříč organizací pro návrh čipů.
Popis
- Podílet se na projektech návrhu a implementace digitálních čipů
- Vyvíjet a verifikovat vysoce výkonné RTL bloky
- Uplatňovat specifikace digitálního návrhu na vysokorychlostní komunikační zařízení a čipy nové generace
- Provádět syntézu, statickou časovou analýzu, časový sign-off a analýzu spotřeby energie
- Ladit problémy v návrhu a ověřovat funkční správnost
- Vyhodnocovat a zavádět nové návrhové techniky a vývojové postupy
- Zkoumat nové metodiky, které zvyšují kvalitu, efektivitu a produktivitu návrhu
- Spolupracovat s týmy pro architekturu, verifikaci návrhu a fyzický návrh
- Řešit složité inženýrské problémy při tvorbě produktů pro datovou infrastrukturu
Požadavky
- Být zapsán/a v magisterském studijním programu elektrotechniky, počítačového inženýrství nebo příbuzného oboru
- Očekávat ukončení studia mezi podzimem 2027 a létem 2028
- Mít absolvované kurzy z oblastí, jako jsou návrh obvodů, teorie obvodů, digitální logika, statická časová analýza, počítačová architektura, Verilog, VLSI, digitální zpracování signálu, návrh SoC/ASIC nebo elektronika
- Prokazovat znalost programovacích a skriptovacích jazyků včetně Pythonu, Perlu nebo Tcl
- Mít zkušenosti s nástroji Synopsys PrimeTime, Cadence Virtuoso a Spectre X a nástroji Mentor
- Mít praktické zkušenosti s návrhem RTL a rozumět jeho roli v širším procesu návrhu ASIC
- Prokazovat silné analytické, komunikační schopnosti a schopnost řešit problémy
- Být oprávněn/a získat přístup k informacím podléhajícím kontrole vývozu podle příslušných právních předpisů USA; u některých uchazečů může být vyžadováno posouzení potřeby vývozní licence
Benefity
- Zdravotní, stomatologické a oční pojištění
- Výhody a slevy pro zaměstnance
- Komplexní zdroje na podporu duševního zdraví
- Placené svátky
- Možná dodatečná kompenzace pro stážisty usilující o doktorský titul