Marvell Technology vyvíja polovodičové a infraštruktúrne riešenia pre spotrebiteľské a podnikové aplikácie. Jej portfólio zahŕňa káblové a bezdrôtové pripojenie, úložiská, cloudovú infraštruktúru a technológie internetu vecí, pričom tímy úzko spolupracujú s partnermi na prispôsobovaní produktov meniacim sa technickým a obchodným požiadavkám. Kontext náboru v spoločnosti vychádza z pokročilej výroby polovodičov, infraštruktúrneho inžinierstva, poradenstva a podnikových technológií.
Stážista pre návrh digitálnych integrovaných obvodov (magisterské štúdium) – Marvell, Santa Clara, práca na pracovisku
Pridajte sa k tímu Marvell v Santa Clare a vyvíjajte a overujte RTL bloky pre polovodiče určené pre cloud, umelú inteligenciu, úložiská a sieťové technológie. Stáž zahŕňa syntézu, analýzu časovania a spotreby energie aj spoluprácu naprieč organizáciou návrhu čipov.
Popis
- Prispievať k projektom návrhu a implementácie digitálnych čipov
- Vyvíjať a overovať vysokovýkonné RTL bloky
- Uplatňovať špecifikácie digitálneho návrhu v zariadeniach s vysokorýchlostnou konektivitou a čipoch novej generácie
- Vykonávať syntézu, statickú analýzu časovania, overenie časovania a analýzu spotreby energie
- Ladiť problémy návrhu a overovať funkčnú správnosť
- Hodnotiť a implementovať nové techniky návrhu a vývojové postupy
- Skúmať nové metodiky, ktoré zvyšujú kvalitu, efektivitu a produktivitu návrhu
- Spolupracovať s tímami architektúry, verifikácie návrhu a fyzického návrhu
- Riešiť komplexné technické problémy a zároveň prispievať k produktom dátovej infraštruktúry
Požiadavky
- Byť zapísaný v magisterskom študijnom programe v odbore elektrotechnika, počítačové inžinierstvo alebo príbuznom odbore
- Očakávaný termín ukončenia štúdia je medzi jeseňou 2027 a letom 2028
- Mať absolvované predmety z oblastí, ako sú návrh obvodov, teória obvodov, digitálna logika, statická analýza časovania, počítačová architektúra, Verilog, VLSI, digitálne spracovanie signálu, návrh SoC/ASIC alebo elektronika
- Preukázať znalosť programovacích a skriptovacích jazykov vrátane Pythonu, Perlu alebo Tcl
- Mať skúsenosti s nástrojmi Synopsys PrimeTime, Cadence Virtuoso a Spectre X a nástrojmi Mentor
- Mať praktické skúsenosti s návrhom RTL a rozumieť jeho úlohe v širšom procese návrhu ASIC
- Preukázať silné analytické, komunikačné a schopnosti riešiť problémy
- Byť oprávnený pristupovať k informáciám podliehajúcim vývozným kontrolám podľa príslušných právnych predpisov USA; pri niektorých uchádzačoch môže byť potrebné preskúmanie vývoznej licencie
Benefity
- Zdravotné, zubné a očné poistenie
- Výhody a zľavy pre zamestnancov
- Komplexné zdroje na podporu duševného zdravia
- Platené sviatky
- Možná dodatočná kompenzácia pre stážistov, ktorí študujú doktorandský program