Cisco シグナルおよび電源インテグリティ技術リーダー
先進的な Cisco Silicon One ASIC パッケージングのシグナルおよび電源インテグリティエンジニアリングを統括します。SI/PI 設計、検証、パッケージ開発、学際的な技術チームを主導します。
仕事内容
- 超高速信号向けの設計ルールを策定・維持する
- 基板のシグナルインテグリティと電源インテグリティの性能を評価する
- インターポーザ、基板、PCB の実装についてレイアウトエンジニアと連携する
- 大量生産かつ高品質な製品リリースに向けた ASIC パッケージを開発・文書化する
- レイアウト後の抽出を実施し、解析レポートを作成する
- システムパートナー、ベンダー、設計リーダーと協力して複雑な技術課題を解決する
- 先進的な ASIC およびパッケージ開発のプロセス、方法論、ツールを確立する
- チップアーキテクチャの意思決定と高性能 ASIC 設計に貢献する
- 複雑な IC およびアナログ/ミックスドシグナル回路設計を評価する
- Silicon パッケージングのシグナルおよび電源インテグリティチームを管理する
- シグナルインテグリティのスペシャリストと若手エンジニアを育成する
- パッケージングおよびハードウェアチームを必要な技術仕様の達成に導く
- 学際的なエンジニアリンググループ全体で設計レビュー、ポストモーテム、継続的改善を推進する
応募要件
- 電気工学の学士号と、関連するシグナルまたは電源インテグリティ分野で 10 年以上の経験、修士号と 8 年以上の経験、または博士号と 5 年以上の経験
- パッケージの観点から複数の高速 ASIC テープアウトを支援した経験
- 56G PAM4 以上の高速信号に関する実務経験
- 高速 SerDes アーキテクチャ、チャネルモデリング、BER 予測、伝送線路理論、電磁気学に関する理解
- 散乱パラメータおよびインピーダンスネットワークパラメータに関する深い知識
- Keysight ADS、Ansys HFSS または EM フロー、Cadence APD を使用したレイアウトレビューの実験室での実務経験
- SPICE の使用経験
- 小規模または中規模の技術チームを率いた経験があれば尚可
- 5nm、3nm、またはそれ以下の先進プロセスノードの経験があれば尚可
- HBM または高速メモリインターフェースのシグナルインテグリティ経験があれば尚可
- UCIe または独自のダイ間インターフェースの経験があれば尚可
- CoWoS、EMIB、インターポーザベースの設計など、先進パッケージング技術の経験があれば尚可
- MATLAB または Python のスクリプト作成、Raptor-X、ベクトルネットワーク解析、IBIS の使用経験があれば尚可
福利厚生
- 医療、歯科、眼科保険
- Cisco のマッチング拠出を含む 401(k) プラン
- 有給育児休暇
- 短期および長期障害保険
- 基本生命保険
- Cisco の譲渡制限付株式ユニットが付与される場合があります
- 暦年ごとに 10 日間の有給休日
- 非免除従業員向けのフローティングホリデー 1 日
- 従業員の誕生日に 1 日の有給休暇
- 年末の有給休業
- 有給の個人ウェルネス休暇 4 日
- 非免除従業員は暦年ごとに 16 日の有給休暇
- 免除従業員向けのフレキシブル休暇制度
- 入社日に 80 時間、その後毎年 1 月 1 日に 80 時間の病気休暇を付与
- 未使用の病気休暇を最大 80 時間繰り越し可能
- 重要または緊急の家族事情に対する追加の有給休暇
- 暦年ごとに任意で 10 日間の有給ボランティア休暇
- 非営業職向けの年間賞与(Cisco のポリシーに準拠)
