資深 ASIC 與 FPGA 驗證設計工程師
負責 Fidus Systems 的 ASIC 與 FPGA 驗證，開發 UVM、形式驗證及以斷言為基礎的驗證環境。 透過覆蓋率收斂、客戶協作與驗證領導，支援先進電子產品專案。
說明
- 負責 ASIC 與 FPGA 設計從測試計畫建立到覆蓋率收斂的模組級與系統級驗證
- 運用約束隨機技術建立 UVM、形式驗證及以斷言為基礎的驗證環境
- 建立行為模型與測試案例，以達成功能覆蓋率目標
- 建立並監控覆蓋率指標，直至完成收斂
- 調查並解決模擬與回歸測試失敗問題
- 與設計人員及系統架構師合作解決技術問題
- 使用 Python、Perl 或 Tcl 自動化驗證流程並監控回歸測試
- 以驗證負責人的身分規劃、交付並報告多項驗證工作
- 為外部客戶提供驗證策略建議與驗證支援
- 與 FPGA/DSP、硬體、嵌入式軟體、驗證、SI/PI、PCB 佈局及機械/熱設計工程團隊協調合作
- 為航太、通訊、運算、儲存、視訊、影像、VR/AR、工業、醫療及汽車市場的客戶交付電子系統
職位要求
- 至少 8 年 ASIC/FPGA 驗證經驗，並具備擔任驗證負責人及獨立負責工作的實績
- 深入了解 SystemVerilog 與 UVM 方法論
- 具備約束隨機驗證的實務經驗
- 具備應用功能覆蓋率、斷言及形式驗證方法的經驗
- 熟悉 Ethernet、DDR/LPDDR、HBM、安全性、網路、AXI、NoC 及 ARM CPU 子系統
- 具備 cocotb、pyUVM 或 DPI-C 經驗者佳
- 熟悉 Python、Perl 或 Tcl
- 具備優異的除錯、分析與問題解決能力
- 具備良好的人際互動、溝通與團隊合作能力，並能自信地進行客戶溝通
- 願意將 AI 納入現代工程工具組合
- 電機工程、電腦工程或相關領域學士或碩士學位
- 可配合可能的國內及國際出差
福利待遇
- 醫療、牙科及視力保險
- 401(k) 供款及雇主配對提撥
- 年度利潤分享獎金
- 其他補充福利
- 完全遠端工作安排
- 支援與客戶合作及專案交付相關的國內與國際出差
