Marvell Technology razvija polprevodniške in infrastrukturne rešitve za potrošniške in poslovne aplikacije. Njen portfelj zajema žično in brezžično povezljivost, shranjevanje podatkov, oblačno infrastrukturo ter tehnologije interneta stvari, pri čemer ekipe tesno sodelujejo s partnerji in izdelke prilagajajo spreminjajočim se tehničnim in poslovnim zahtevam. Zaposlovalni kontekst podjetja temelji na napredni proizvodnji polprevodnikov, infrastrukturnem inženirstvu, svetovanju in poslovnih tehnologijah.
Pripravnik za digitalno načrtovanje integriranih vezij pri podjetju Marvell (diplomant) – Santa Clara, CA
Pridružite se podjetju Marvell kot pripravnik za digitalno načrtovanje integriranih vezij ter razvijajte in preverjajte RTL bloke za polprevodniške izdelke na področju oblaka, umetne inteligence, shranjevanja in omrežij. Pridobili boste praktične izkušnje z načrtovanjem ASIC, časovno analizo, sintezo in analizo porabe energije.
Opis
- Sodelujte pri digitalnem načrtovanju in izvedbi aktivnih projektov čipov
- Načrtujte in preverjajte podrobne RTL bloke z visokimi zmogljivostmi
- Specifikacije digitalnega načrtovanja pretvarjajte v rešitve za naprave z visokohitrostno povezljivostjo in čipe naslednje generacije
- Izvajajte sintezo, statično časovno analizo, potrjevanje časovnih parametrov in analizo porabe energije
- Odpravljajte težave pri načrtovanju in preverjajte funkcionalno pravilnost
- Ocenjujte in uvajajte nove tehnike ter tokove načrtovanja
- Raziskujte nove metodologije, ki izboljšujejo kakovost, učinkovitost in produktivnost načrtovanja
- Sodelujte z ekipami za arhitekturo čipov, preverjanje načrtovanja in fizično načrtovanje
- Rešujte zapletene inženirske izzive ter prispevajte k proizvodnji polprevodniških izdelkov
Zahteve
- Trenutno študirate na dodiplomskem programu elektrotehnike, računalniškega inženirstva ali sorodnega področja
- Diplomiranje je predvideno med jesenjo 2027 in poletjem 2028
- Predmeti s področij, kot so načrtovanje vezij, teorija vezij, digitalna logika, statična časovna analiza, računalniška arhitektura, Verilog, VLSI, DSP, načrtovanje SoC ali ASIC oziroma elektronika
- Obvladate programske in skriptne jezike, vključno s Pythonom, Perlom ali Tcl
- Izkušnje z orodji Synopsys PrimeTime, Cadence Virtuoso in Spectre X ter orodji Mentor
- Praktične izkušnje z načrtovanjem RTL in razumevanje vključevanja RTL v širši tok načrtovanja ASIC
- Odlične analitične, komunikacijske sposobnosti in sposobnosti reševanja problemov
- Upravičenost do dostopa do informacij, za katere velja nadzor izvoza v skladu z veljavno zakonodajo ZDA; za nekatere kandidate bo morda potreben pregled za izvozno dovoljenje
Ugodnosti
- Zdravstveno, zobozdravstveno in očesno zavarovanje
- Programi ugodnosti in popustov za zaposlene
- Celoviti viri za podporo duševnemu zdravju
- Plačani prazniki
- Morebitno dodatno plačilo za doktorske pripravnike