Marvell Technology izstrādā pusvadītāju un infrastruktūras risinājumus patērētāju un uzņēmumu lietojumiem. Tās produktu portfelis aptver vadu un bezvadu savienojamību, datu glabāšanu, mākoņinfrastruktūru un lietu interneta tehnoloģijas. Komandas cieši sadarbojas ar partneriem, lai pielāgotu produktus mainīgajām tehniskajām un uzņēmējdarbības prasībām. Uzņēmuma personāla atlases konteksts ir saistīts ar progresīvu pusvadītāju ražošanu, infrastruktūras inženieriju, konsultācijām un uzņēmumu tehnoloģijām.
Marvell digitālo integrālo shēmu projektēšanas praktikants (bakalaura studijas) – Santa Clara, CA
Pievienojieties Marvell kā digitālo integrālo shēmu projektēšanas praktikants, lai izstrādātu un verificētu RTL blokus mākoņdatošanas, mākslīgā intelekta, datu glabāšanas un tīklu pusvadītāju produktiem. Iegūsiet praktisku pieredzi ASIC projektēšanā, laika analīzē, sintēzē un jaudas analīzē.
Apraksts
- Piedalieties aktīvu mikroshēmu projektu digitālajā projektēšanā un ieviešanā
- Projektējiet un verificējiet detalizētus, augstas veiktspējas RTL blokus
- Pārvērtiet digitālās projektēšanas specifikācijas risinājumos ātrdarbīgas savienojamības ierīcēm un nākamās paaudzes mikroshēmām
- Veiciet sintēzi, statisko laika analīzi, laika parametru galīgo pārbaudi un jaudas analīzi
- Novērsiet projektēšanas problēmas un pārbaudiet funkcionālo pareizību
- Izvērtējiet un ieviesiet jaunas projektēšanas metodes un procesus
- Izpētiet jaunas metodikas, kas uzlabo projektēšanas kvalitāti, efektivitāti un produktivitāti
- Sadarbojieties ar mikroshēmu arhitektūras, projektēšanas verifikācijas un fiziskās projektēšanas komandām
- Risiniet sarežģītus inženiertehniskus izaicinājumus, vienlaikus sniedzot ieguldījumu ražošanai paredzētu pusvadītāju produktu izstrādē
Prasības
- Pašlaik studējat elektrotehniku, datorinženieriju vai līdzīgu jomu bakalaura programmā
- Paredzams, ka absolvēsiet laikā no 2027. gada rudens līdz 2028. gada vasarai
- Jūsu studiju kursi aptver tādas jomas kā shēmu projektēšana, shēmu teorija, digitālā loģika, statiskā laika analīze, datoru arhitektūra, Verilog, VLSI, DSP, SoC vai ASIC projektēšana vai elektronika
- Pārzināt programmēšanas un skriptu valodas, tostarp Python, Perl vai Tcl
- Jums ir pieredze darbā ar Synopsys PrimeTime, Cadence Virtuoso un Spectre X, kā arī Mentor rīkiem
- Jums ir praktiska RTL projektēšanas pieredze un izpratne par to, kā RTL tiek integrēts plašākā ASIC projektēšanas procesā
- Jums ir spēcīgas analītiskās, problēmu risināšanas un komunikācijas prasmes
- Saskaņā ar piemērojamajiem ASV tiesību aktiem jums ir tiesības piekļūt eksporta kontrolei pakļautai informācijai; dažiem pretendentiem var būt nepieciešama eksporta licences pārbaude
Priekšrocības
- Medicīniskā, zobārstniecības un redzes apdrošināšana
- Darbinieku priekšrocības un atlaižu programmas
- Visaptveroši garīgās veselības atbalsta resursi
- Apmaksātas svētku dienas
- Doktorantūras praktikantiem var būt pieejama papildu atlīdzība