Codasip er et selskap innen halvleder-IP og prosessordesign med fokus på RISC-V-teknologi, sikre brikker og funksjonell sikkerhet. Porteføljen omfatter CHERI-aktiverte 64-biters RISC-V-applikasjonskjerner, prosessorer for innebygde systemer og bilindustrien samt designverktøy som Codasip Studio og språket CodAL. Selskapet utvikler både standardisert prosessor-IP og skreddersydde plattformer for krevende markeder, blant annet bilindustrien, forsvarssektoren, luftfart, industrielle systemer og kritisk infrastruktur. Med team som arbeider på tvers av maskinvare og cybersikkerhet utvikler Codasip prosessorteknologier som skal møte sikkerhets- og pålitelighetskravene i regulerte bruksområder.
Verifikasjonsingeniør – RISC-V-prosessorer (hybrid, Tsjekkia)
Bli med i Codasip og verifiser RISC-V-prosessorer og utvidelser i et sikkert selskap innen halvlederarkitektur. Bygg automatiserte verifikasjonsflyter for avanserte CPU-design.
Beskrivelse
- Verifisere RISC-V-prosessorer og prosessorutvidelser
- Utvikle verifikasjonsløsninger som omfatter testbenker, testbenkkomponenter, stimulusgenerering og formelle miljøer
- Samarbeide med ingeniører om å fullføre verifikasjonsaktiviteter for komponenter og delsystemer
- Etablere verifikasjonsstrategier for blokker og delsystemer og velge egnede verktøy
- Vurdere tekniske spesifikasjoner og gi tilbakemeldinger med fokus på verifikasjon
- Kjøre simuleringer, undersøke feil og finne rotårsaker til komplekse problemer
- Planlegge, estimere, prioritere og følge opp tildelt arbeid
- Måle og rapportere nøkkeltall for verifikasjonsytelse
- Utvikle automatiserte verifikasjonsarbeidsflyter
- Verifisere avanserte CPU-er, inkludert komplekse prosessordesign med utførelse utenfor rekkefølge
- Ha ansvar for utpekte deler av designet og bruke flere verifikasjonstilnærminger
Krav
- Være bosatt i Tsjekkia og ha rett til å arbeide der
- Ha kommersiell erfaring med funksjonelle prosessorverifikasjonsmetoder for CPU-er eller andre ASIC-er, inkludert simulering, testgenerering, dekningsanalyse og simulering på portnivå
- Forstå verifikasjon av CPU-arkitekturer eller annen immateriell eiendom
- Skrive klar og konsis kode i SystemVerilog, Python, C++, Rust eller et tilsvarende språk
- Tidligere ha hatt ansvar for verifikasjon av en designblokk
- Bruke Linux til å automatisere rutineoppgaver
- Kjenne til versjonskontrollverktøy som Git og SVN
- Forstå RISC-V-arkitekturen
- Ha god forståelse av datasystemer og datamaskinarkitektur
- Vise analytisk tenkning og gode samarbeidsevner
- Arbeide effektivt på tvers av team for å feilsøke problemer og identifisere rotårsaker
Fordeler
- Stillingsannonsen spesifiserer ingen fordeler, frynsegoder eller ekstra kompensasjon.