Codasip er en virksomhed inden for halvleder-IP og processordesign med fokus på RISC-V-teknologi, sikre chips og funktionel sikkerhed. Porteføljen omfatter CHERI-aktiverede 64-bit RISC-V-applikationskerner, processorer til indlejrede systemer og bilindustrien samt designværktøjer som Codasip Studio og sproget CodAL. Virksomheden udvikler både standardiseret processor-IP og skræddersyede platforme til krævende markeder, herunder bilindustrien, forsvarssektoren, luftfart, industrielle systemer og kritisk infrastruktur. Med teams, der arbejder på tværs af hardware og cybersikkerhed, udvikler Codasip processorteknologier, der skal imødekomme sikkerheds- og pålidelighedskravene i regulerede anvendelser.
Verifikationsingeniør – RISC-V-processorer (hybrid, Tjekkiet)
Bliv en del af Codasip, og verificér RISC-V-processorer og udvidelser i en sikker virksomhed inden for halvlederarkitektur. Opbyg automatiserede verifikationsflows til avancerede CPU-designs.
Beskrivelse
- Verificere RISC-V-processorer og processorextensions
- Skabe verifikationsløsninger, der omfatter testbænke, testbænkskomponenter, stimulusgenerering og formelle miljøer
- Samarbejde med ingeniører om at gennemføre verifikationsaktiviteter for komponenter og delsystemer
- Fastlægge verifikationsstrategier for blokke og delsystemer og vælge passende værktøjer
- Vurdere tekniske specifikationer og give feedback med fokus på verifikation
- Køre simuleringer, undersøge fejl og finde de grundlæggende årsager til komplekse problemer
- Planlægge, estimere, prioritere og følge op på tildelt arbejde
- Måle og rapportere nøgletal for verifikationsresultater
- Udvikle automatiserede verifikationsworkflows
- Verificere avancerede CPU'er, herunder komplekse processordesigns med out-of-order-eksekvering
- Have ansvar for udpegede dele af designet og anvende flere verifikationsmetoder
Krav
- Være bosat i Tjekkiet og have ret til at arbejde der
- Have kommerciel erfaring med funktionelle processverifikationsmetoder for CPU'er eller andre ASIC'er, herunder simulering, testgenerering, dækningsanalyse og simulering på gateniveau
- Forstå verifikation af CPU-arkitekturer eller anden intellektuel ejendom
- Skrive klar og koncis kode i SystemVerilog, Python, C++, Rust eller et sammenligneligt sprog
- Tidligere have haft ansvar for verifikation af en designblok
- Bruge Linux til at automatisere rutineopgaver
- Kende versionsstyringsværktøjer som Git og SVN
- Forstå RISC-V-arkitekturen
- Have en stærk forståelse af computersystemer og computerarkitektur
- Udvise analytisk tænkning og gode samarbejdsevner
- Arbejde effektivt på tværs af teams for at fejlfinde problemer og identificere grundlæggende årsager
Fordele
- Opslaget angiver ingen personalegoder, frynsegoder eller yderligere kompensation.