設計検証エンジニア(アソシエイト、ダラス勤務)
アナログ・デバイセズでアソシエイト設計検証エンジニアとして、デジタル、アナログ、ミックスドシグナル集積回路の検証を担当します。SystemVerilogテストベンチの構築、カバレッジ分析、シミュレーションワークフローの自動化に携わります。
仕事内容
- テープアウト前のデジタル、アナログ、ミックスドシグナル集積回路の検証を支援する
- 確立された検証手法を用いてSystemVerilogテストベンチを構築・実行する
- 機能検証およびカバレッジ駆動型検証環境を開発・保守する
- 設計の機能と性能を検証するため、指向性テストと制約付きランダムテストを作成する
- コードカバレッジと機能カバレッジの結果を分析する
- シミュレーションの失敗を調査し、検証データを解釈して潜在的な設計上の問題を報告する
- 設計エンジニアと連携して要件を明確にし、実装の正確性を確認する
- 検証計画、技術文書、設計レビューを支援する
- スクリプトと自動化を活用して検証の効率と生産性を向上させる
- 必要に応じてミックスドシグナルシミュレーションとビヘイビアモデリングを支援する
- 部門横断型のエンジニアリングチームと連携し、信頼性の高い半導体製品を提供する
- 勤務時間の約10%の出張に対応する
応募要件
- テストベンチの作成やシミュレーションベースの検証を含む、SystemVerilogとデジタル検証の基礎知識
- RTL設計原理を理解し、デジタルハードウェアの実装を評価できること
- カバレッジ駆動型検証と体系的な検証手法に関する知識
- 自動化や生産性向上のためのPython、Perl、Tclの使用経験または学業上の経験
- I2C、SPI、UARTなどの通信プロトコル、または同等のインターフェースに関する知識
- シミュレーション結果を解釈し、障害を切り分けて技術的な問題を解決できること
- 明確な文書および口頭でのコミュニケーション能力と、効果的に協働する能力
- 電気工学、電子工学、コンピュータ工学、コンピュータサイエンス、または関連分野の学士号が望ましい
- デジタル設計検証または関連するエンジニアリング分野での経験0~2年
- デジタル設計、検証、半導体工学に関するプロジェクト、インターンシップ、または履修経験がある新卒者を歓迎
- UVM、制約付きランダム検証、SystemVerilog Assertionsの経験があれば尚可
- EDAシミュレーションおよびデバッグツールの知識があれば尚可
- ミックスドシグナルシミュレーション、アナログビヘイビアモデリング、またはオブジェクト指向プログラミングの経験があれば有利
- 特定の技術データにアクセスするため、米国の輸出管理要件を満たす必要がある場合がある
福利厚生
- 従業員向けプログラムとサポート制度
- 継続的な専門能力開発の機会
- サステナビリティと未来を重視した職場づくり
