混合訊號積體電路佈局設計師
為 Cirrus Logic 設計並驗證高效能 CMOS 佈局, 與設計及電路工程師合作,最佳化混合訊號效能。
說明
- 排解佈局設計難題,並主動採取措施加以解決。
- 與設計工程師合作,提升電路效能。
- 設計類比與混合訊號佈局。
- 與設計工程師合作,為高效能混合訊號 CMOS 積體電路進行佈局設計與驗證。
- 與電路工程師合作,開發有助於發揮電路最佳效能的拓樸佈局。
- 使用 Cadence Virtuoso XL 和 Mentor Calibre 工具進行佈局設計與驗證。
職位要求
- 具備類比與混合訊號佈局設計經驗。
- 了解元件匹配技術。
- 了解訊號調理與保護技術。
- 具備優秀的書面與口語溝通能力。
- 具備出色的佈局規劃與整合能力。
- 具備使用輔助或自動化工具進行區塊與晶片頂層繞線的經驗。
- 具備 Cadence Virtuoso XL 使用經驗。
- 具備 Mentor Calibre 工具使用經驗。
- 必須能夠存取不需要出口許可證的技術資料。
- Cirrus Logic 無法為此職位提供擔保或取得出口許可證。
福利待遇
- 重視包容與公平的文化。
- 有機會積極參與社區活動。
- 正向的員工體驗。
- 職涯成長機會。
