Cadence Design Systems 致力於開發用於電子與系統設計的運算軟體、硬體及智慧財產。憑藉超過 30 年的軟體專業經驗，以及對智慧系統設計的專注，公司協助眾多領先企業將設計構想轉化為先進的電子產品。其技術廣泛應用於超大規模運算、5G 通訊、汽車、行動裝置、航太、消費電子、工業及醫療保健等領域。
產品工程師 II，記憶體 IP——上海現場辦公
在上海支援 Cadence 記憶體 PHY IP 產品，負責子系統整合、驗證、實作與客戶問題排查。 與客戶及全球工程團隊合作，參與晶片前與晶片後階段的相關工作。
說明
- 支援記憶體子系統產品的晶片前整合、部署與實作
- 協助 Controller 與 PHY 產品的內部系統整合及品質保證測試
- 調查複雜的子系統應用與實作問題，為客戶提供技術可靠的指導
- 支援記憶體 PHY 與控制器產品的 SoC 整合及實作審查
- 協助客戶執行 RTL 與閘級模擬以驗證功能
- 協助客戶完成時序收斂及其他實體整合工作
- 為客戶開發並完善產品文件與應用檢查清單
- 視需要支援客戶進行晶片後啟動與量產測試
- 即時、完整且技術準確地回覆客戶詢問
- 使用 AI 工具與助理提升生產力、決策能力及客戶交付成果的品質
- 運用 AI 分析從複雜資料集中找出模式、取得洞察並產生可執行的建議
- 擔任客戶、Cadence 研發團隊與系統驗證團隊之間的主要聯絡人
- 與全球分散式團隊協調，同時管理多項優先任務
職位要求
- 電機工程、電腦工程或相關領域學士學位，並具備至少兩年相關產業經驗；或具備上述其中一個領域的碩士學位
- 具備 DDR5/4/3、LPDDR5/4/3、HBM3、GDDR6 或同類記憶體 IP 經驗
- 具備 Verilog RTL 設計與閘級驗證經驗
- 具備綜合與靜態時序分析經驗
- 熟悉標準 DFT 流程與測試方法
- 熟悉封裝與電路板設計
- 能夠解讀原理圖，並參與客戶電路板與封裝實作的訊號完整性及電源完整性審查
- 優先條件：具備電機工程、電腦工程或相關領域碩士學位，並具有至少兩年相關產業經驗
- 優先條件：具備 Memory PHY 與 DSP 架構經驗
- 優先條件：具備嵌入式微控制器韌體經驗
福利待遇
- 與經驗豐富的團隊及領先科技公司合作
- 參與高效能 Memory PHY IP 產品的開發
- 使用 AI 工具與助理提升生產力與決策能力