Cadence Design Systems 致力于开发用于电子与系统设计的计算软件、硬件和知识产权。凭借超过 30 年的软件专业经验，以及对智能系统设计的专注，公司帮助众多领先企业将设计构想转化为先进的电子产品。其技术广泛应用于超大规模计算、5G 通信、汽车、移动设备、航空航天、消费电子、工业和医疗健康等领域。
产品工程师 II，内存 IP——上海现场办公
在上海支持 Cadence 内存 PHY IP 产品，负责子系统集成、验证、实现和客户问题排查。 与客户及全球工程团队协作，参与芯片前和芯片后阶段的相关工作。
描述
- 支持内存子系统产品的芯片前集成、部署和实现
- 协助 Controller 和 PHY 产品的内部系统集成与质量保证测试
- 调查复杂的子系统应用和实现问题，为客户提供技术可靠的指导
- 支持内存 PHY 和控制器产品的 SoC 集成与实现评审
- 协助客户运行 RTL 和门级仿真以验证功能
- 协助客户完成时序收敛及其他物理集成工作
- 为客户编写和完善产品文档及应用检查清单
- 根据需要支持客户进行芯片后启动和生产测试
- 及时、全面且准确地回应客户咨询
- 使用 AI 工具和助手提升生产力、决策能力及客户交付成果的质量
- 应用 AI 分析从复杂数据集中识别模式、提取洞察并生成可执行建议
- 作为客户、Cadence 研发团队和系统验证团队之间的主要联络人
- 与全球分布式团队协调，同时管理多项优先任务
任职要求
- 电气工程、计算机工程或相关专业学士学位，并具有至少两年相关行业经验；或具备上述专业之一的硕士学位
- 具备 DDR5/4/3、LPDDR5/4/3、HBM3、GDDR6 或同类内存 IP 经验
- 具备 Verilog RTL 设计和门级验证经验
- 具备综合和静态时序分析经验
- 熟悉标准 DFT 流程和测试方法
- 熟悉封装和电路板设计
- 能够解读原理图，并参与客户电路板和封装实现的信号完整性与电源完整性评审
- 优先考虑：电气工程、计算机工程或相关专业硕士学位，并具有至少两年相关行业经验
- 优先考虑：具备 Memory PHY 和基于 DSP 的架构经验
- 优先考虑：具备嵌入式微控制器固件经验
福利待遇
- 与经验丰富的团队和领先科技公司合作
- 参与高性能 Memory PHY IP 产品的开发
- 使用 AI 工具和助手提升生产力与决策能力