資深 ASIC/FPGA 驗證工程師
為波音數位 IC 與 SoC 建置 UVM 和 SystemVerilog 驗證環境。 此現場辦公職位位於加州埃爾塞貢多或亨廷頓海灘。
說明
- 為波音計畫開發數位 IC 與 SoC。
- 使用 UVM 和 SystemVerilog 設計 ASIC/FPGA 驗證環境。
- 運用物件導向程式設計建立可重複使用的自我檢查測試平台。
- 建置 UVM 驅動器、監視器、預測器和計分板。
- 開發功能覆蓋率模型並分析程式碼覆蓋率。
- 執行迴歸測試、蒐集覆蓋率指標並追蹤驗證進度。
- 協助使用 FPGA 製作原型並驗證設計。
- 與設計、系統工程及其他跨職能團隊合作。
- 參與為埃爾塞貢多及波音其他地點開發的電子設備之 ASIC/FPGA 設計與驗證。
職位要求
- 工程、工程技術、電腦科學、工程資料科學、數學、物理或化學相關學士學位或同等學歷。
- 具備 ASIC/FPGA 驗證流程經驗。
- 熟悉使用 SystemVerilog 和 UVM 的 ASIC/FPGA 驗證架構。
- 精通 SystemVerilog 和 SystemVerilog Assertions。
- 具備測試計畫實作經驗。
- 了解物件導向程式設計概念,包括繼承和多型。
- 能夠建立可重複使用的自我檢查測試平台。
- 具備功能覆蓋率模型開發和程式碼覆蓋率收斂經驗。
- 能與設計和系統工程團隊制定準確、可驗證的 ASIC/FPGA 層級規格。
- 熟悉波形除錯工具。
- 具備 SVN、CVS 或 Git 使用經驗。
- 精通 Linux。
- 為遵守美國出口管制規定,必須具備美國人身分。
- 能夠取得美國安全許可;美國政府規定,申請安全許可必須是美國公民。
- 雇主不提供就業簽證贊助。
- 初級職等:通常至少具備 2 年相關經驗,或具備技術教育與經驗的同等組合。
- 資深職等:至少具備 5 年相關經驗,或具備教育與經驗的同等組合。
- 領導職等:至少具備 9 年相關經驗,或具備教育與經驗的同等組合。
- 優先條件:電機工程、電腦工程、電腦科學或相關領域碩士學位。
- 優先條件:具備 ASIC/FPGA 設計的硬體整合與測試經驗。
- 優先條件:具備硬體模擬器使用經驗,尤其是 Palladium。
- 優先條件:具備 JESD204C、PCIe 和乙太網路等高速 SerDes 介面經驗。
- 優先條件:具備 Make、Perl 或 Python 指令碼撰寫經驗。
- 優先條件:了解太空環境設計技術和輻射緩解方法。
- 優先條件:曾成功完成一次投片即通過的 ASIC 設計。
福利待遇
- 符合候選人資格者可獲得搬遷協助。
- 有資格獲得推薦獎金。
- 具競爭力的基本薪資,以及獲得變動薪酬的機會。
- 健康保險。
- 彈性支出帳戶。
- 健康儲蓄帳戶。
- 退休儲蓄計畫。
- 人壽和失能保險計畫。
- 帶薪和無薪休假。
- 日班工作時段。
