Analog Devices izstrādā un ražo analogās, jauktā signāla un digitālās signālu apstrādes integrālās shēmas prasīgiem lietojumiem automobiļu rūpniecībā, rūpnieciskajā automatizācijā, veselības aprūpē, sakaru nozarē un plaša patēriņa elektronikā. Uzņēmuma produktu klāstā ir GMSL tehnoloģija, kas nodrošina ātrdarbīgu savienojamību transportlīdzekļos un citās savienotās sistēmās. Uzņēmuma darbība aptver sensorus, signālu apstrādi un savienojamību, palīdzot nodrošināt viedas braukšanas platformas un augstas veiktspējas elektronikas izstrādājumus.
Vecākais AMS projektēšanas verifikācijas inženieris Valensijā
Valensijā izstrādājiet jaukta signāla verifikācijas risinājumus Analog Devices pārnēsājamiem patēriņa pusvadītāju produktiem. Veidojiet AMS modeļus, verifikācijas plānus un testus, kā arī sekojiet defektiem līdz to slēgšanai Jira sistēmā.
Spānija43 120 € – 62 440 € / gads
KlātienēPilna slodzeVecākais speciālistsNepieciešamā Valoda: angļuInženierisApraksts
- Strādāsiet par jaukta signāla verifikācijas speciālistu daudznozaru, vairākās vietās izvietotā komandā, kas aptver digitālo un analogo projektēšanu, projektēšanas verifikāciju, ieviešanu un izkārtojumu.
- Palīdzēsiet pilnveidot verifikācijas stratēģijas, procesus un metodoloģijas.
- Pārvērtīsiet ierīču prasības izsekojamā AMS verifikācijas plānā.
- Izveidosiet vai ģenerēsiet analogo bloku SVRNM modeļus un validēsiet tos pret shēmām.
- Izstrādāsiet mērķētus AMS testus vai pielāgosiet ierobežotas nejaušības UVM testa gadījumus.
- Reģistrēsiet, pārvaldīsiet un novērsīsiet verifikācijas defektus Jira sistēmā.
- Fiksēsiet piešķirto uzdevumu rezultātus un kopā ar plašāku komandu pārskatīsiet secinājumus.
- Atbalstīsiet jaunus pārnēsājamu patēriņa produktu risinājumus un tieši sadarbosieties ar 1. līmeņa OEM klientiem.
- Izmantosiet iespējas vadīt vai mentorēt kolēģus.
Prasības
- Elektronikas inženierijas grāds un vismaz piecu gadu pieredze mikroshēmu līmeņa analogā jaukta signāla verifikācijā SoC jomā.
- Digitālās verifikācijas pieeju pārzināšana, tostarp UVM balstīta digitālā jaukta signāla verifikācija.
- Cadence projektēšanas plūsmu pārzināšana, tostarp shēmu izveide un simulatora vai netlista konfigurēšana.
- Pieredze darbā ar jaukta signāla simulatoriem, piemēram, Cadence AMS vai līdzvērtīgu platformu.
- Spēja izstrādāt analogo bloku SVRNM vai Verilog-AMS uzvedības modeļus.
- Spēcīgas programmēšanas, objektorientētas izstrādes un tehniskās dokumentēšanas prasmes.
- Skriptu izstrādes pieredze ar Python, C vai Perl tiks uzskatīta par priekšrocību.
- Komandas dalībnieks ar labām sadarbības, analītiskajām un atkļūdošanas prasmēm.
- Gatavība periodiski ceļot; nepieciešamie komandējumi veido 10 % darba laika. Pretendentiem var tikt veikta eksporta licencēšanas pārbaude, ja vien viņi nav ASV pilsoņi, ASV pastāvīgie iedzīvotāji vai aizsargātas personas saskaņā ar 8 U.S.C. 1324b(a)(3).s.
- Jārēķinās ar nelielu ceļošanu.
- Nepieciešamie komandējumi: 10 % darba laika
Priekšrocības
- Diskrecionārs bonuss, kas saistīts ar individuālo sniegumu.
- Var tikt piedāvāta mainīgā atlīdzība.
- Apmaksāts ikgadējais atvaļinājums.
- Papildu labumi tiek nodrošināti saskaņā ar vietējo politiku un piemērojamajiem nodarbinātības noteikumiem.